招聘人數(shù)：若干到崗時(shí)間：不限 年齡要求：不限 性別要求：不限 婚況要求：不限 工作職責(zé)：1、需使用VerilogHDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)功能模塊，并仿真驗(yàn)證；2、需對(duì)XilinxFPGA芯片進(jìn)行選型并繪制原理圖PCB；3、需進(jìn)行時(shí)序驗(yàn)證及添加必要的約束；4、需撰寫FPGA實(shí)現(xiàn)功能的詳細(xì)設(shè)計(jì)文檔。
崗位要求：1、本科以上學(xué)歷，電子或相關(guān)專業(yè)；2、3年以上FPGA開(kāi)發(fā)經(jīng)驗(yàn)；3、熟練掌握Verilog等硬件設(shè)計(jì)語(yǔ)言，能根據(jù)FPGA特性修訂部分RTL；4、熟悉FPGA系統(tǒng)的仿真、綜合和調(diào)試；5、熟練掌握FPGA的時(shí)序分析工具；6、熟練使用XilinxFPGA開(kāi)發(fā)環(huán)境和調(diào)試環(huán)境。