招聘人數(shù)：若干到崗時間：不限 年齡要求：不限 性別要求：不限 婚況要求：不限 工作職責：1、需使用VerilogHDL語言設計實現(xiàn)功能模塊，并仿真驗證；2、需對XilinxFPGA芯片進行選型并繪制原理圖PCB；3、需進行時序驗證及添加必要的約束；4、需撰寫FPGA實現(xiàn)功能的詳細設計文檔。
崗位要求：1、本科以上學歷，電子或相關專業(yè)；2、3年以上FPGA開發(fā)經(jīng)驗；3、熟練掌握Verilog等硬件設計語言，能根據(jù)FPGA特性修訂部分RTL；4、熟悉FPGA系統(tǒng)的仿真、綜合和調(diào)試；5、熟練掌握FPGA的時序分析工具；6、熟練使用XilinxFPGA開發(fā)環(huán)境和調(diào)試環(huán)境。